verilog 如何调用带参数的VHDL文件,就是下面VHDL data_width

2024-12-01 00:31:41
推荐回答(1个)
回答1:

模块名
#( .data_width()

调用名(
.信号()
);