首页
85问答库
>
急求！vhdl语言中一个进程只能有一个上升沿判别语句下面的程序要怎么改，或者用verilog写是不是就可以了
急求！vhdl语言中一个进程只能有一个上升沿判别语句下面的程序要怎么改，或者用verilog写是不是就可以了
2024-11-29 21:00:10
推荐回答（1个）
回答1：
你在process的敏感列表里加上另一个时钟，然后里面照着另一个时钟写，有问题吗？我用verilog的vhdl也不是特别熟悉。
相关问答
vhdl在ISE下综合，一个进程里面同时使用上升沿与下降沿出...
VHDL 语言编程，检测两个周期信号是否同时达到上升沿或者下...
vhdl语言中怎么处理在不同进程中的同一信号的赋值
在vhdl语言中，输入信号上升沿后执行process pro...
求一个简单的上升沿触发的二分频CPLD程序.用vhdl语言写...
急求！！！！！vhdl语言解释，越详细越好，我是一点看不懂。...
想用VHDL做一个脉冲发生器，一输入端产生一个脉冲上升沿，输...
最新问答
大庆的土地面积是多少
淘宝上如何按订单号查询订单
老话说“男人冷养，女人热养”，那女人究竟要怎样热养？
求FIFA13最好球员的阵容
有什么水果有助于消炎吗？
南京火车站坐地铁去中华门
林宥嘉 诱 吉他谱和弦谱
求最新好听英文歌
老式200斤的秤杆是什么木做的
联想Z475笔记本右上角的功能键会自动的跳动,是什么原因，求解
