首页
85问答库
>
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
2024-11-27 15:49:39
推荐回答（2个）
回答1：
一样的，前一个是verilog-2003的新语法，就是换了种写法而已
回答2：
在verilog中，or和，都是表示或者的意思
相关问答
最新问答
我想问一下我的ipad 屏幕上出现一个usb接头然后上面一个向上箭头然后是一个圆的音乐标志 itunes 是怎么了
山东省人民武装学校是真的吗 民办还是公办的 不会是骗钱的吧？学费一年多少
想用一天的时间逛一下大连市区最值得看的景点，从火车站出发，请知道的朋友设计一下路线和怎么坐公交车
初三的化学，满意加分啊~~~~~~··急急急
求问：除了班得瑞的轻音乐，还有有什么好听的轻音乐呢？
骑马与砍杀光明与黑暗存档,就是救完梅尔瓦之后就行...(BUG啊...)
在杭州交了一年的社保，辞职回家了，想把社保转回去，该怎么转，要办哪些手续?
讲个笑话给我听
红米手机F码是可以用来直接购买红米手机么？还是可以抢
英语小作文：以My bedroom（注意常用There be句型）
