首页
85问答库
>
用Verilog写测试程序。（quartus里调用modelsim仿真）
用Verilog写测试程序。（quartus里调用modelsim仿真）
2024-11-29 09:57:27
推荐回答（2个）
回答1：
这分明是VHDL。
回答2：
关注这个问题
相关问答
Quartus II 中如何通过Verilog编写测试文件
在quartus 11.0中写的verilog文件怎么用mo...
quartus中调用modelsim仿真,测试脚本中只有输入...
quartusii几个模块怎么调用仿真
Quartus，源文件用VHDL写的，测试文件testben...
求高手，，用quartusii调用modelsim仿真时的问...
在ISE里用Verilog编写测试文件，时钟频率50MHz，...
Verilog中Initial语句只能用于对测试模块的描述，...
最新问答
水之蔻莹肌密集盈润保湿霜是晚上用吗
小规模纳税人第一次怎么填写资产负债表。举例说明
有关推广普通话的内容（有简短一点）
北辰离天津西站多远
如何恢复多频道数字电视消失的频道？
在5173上买的魔域6星永久VIP不用在VIP商城消费就是永久的吗？每月不消费等级会掉不？
狗狗咽喉肿大，如何治疗？
警察 是什么字体
过夜的茶能喝吗？再用开水冲泡行吗？
江西丰城新城区剑声中学开除学生老师带学生
