首页
85问答库
>
quartus ii9.0中用verilog写好程序怎么综合成门级电路？
quartus ii9.0中用verilog写好程序怎么综合成门级电路？
2024-11-29 22:49:32
推荐回答（2个）
回答1：
导出BSF吧好像
回答2：
点 编译
相关问答
什么软件可以把verilog程序综合成门级电路
quartus软件怎么把verilog代码综合成门电路？
Quartus中如何将verilogRTL语句生成门级电路网...
quartus ii 9.0如何把做好的电路封装成一个子模块...
在QUARTUS II9.0如何中使用用Verilog语言生...
quartus ii如何将verilog 代码转换为 元件形...
在QUARTUS II中如何用VERILOG 语言生成元件
quartus ii9.0verilog 程序问题
最新问答
求道教前辈 道家经典有描述关于宇宙的语句吗?
汽车被追尾后备箱有点变形4S店说要割开焊接，我想问如果钣金是不是好
亚马逊投诉跟卖反而受到恐吓信，遇到这种情况要怎么办？
女方起诉上门女婿男方没过错,女方父母不同意离婚怎么办
哪里有得测试自己适合什么职业？
有谁知道2009年到2011年公务员考试的试题及答案？
陆游的《关山月》这类诗百多少首,反映什么?表现什么热情?
铺地板地面找平有什么要求吗？
收到亚马逊警告信被告侵权，该怎么办
有没有非标自动化设备接单平台?
