FPGA Verilog hdl代码实现不了想要的数字电子钟的功能，求大神帮忙看看哪里错误了！