首页
85问答库
>
请问ISE中用verilog语言时,要实现除法和取模运算的话,不能直接综合,那具体要怎么实现呢?
请问ISE中用verilog语言时,要实现除法和取模运算的话,不能直接综合,那具体要怎么实现呢?
不懂什么叫调用除法器的IP核
2024-12-05 15:31:26
推荐回答(2个)
回答1:
ip就是开发商提供的模块,直接拿来用好了
回答2:
new file->IP->除法IP核实现
转化为乘法
使用ROM实现查表
相关问答
verilog 关于余除(取模) '%' 的问题
Verilog如何使用除法?
如何用ISE软件将verilog语言编写的程序转换为电路图?...
在ise环境下使用verilog语言进行fpga开发,在po...
Verilog语言写的一个小程序出错,在ISE软件中,大概实...
Verilog语言问题?Xilinx ISE Design ...
verilog ISE平台下问题
最新问答
小说里出现的枪支名称自己编行不行?
提高大学生综合素质的意义
请问我的新浪微博明明已经是更新到最新版本7.3.0了,怎么页面突然一下变成这样了??该怎么弄回去啊
我有两个支付宝,两个都通过了实名校验,因为没有银行账号所以未实名认证。其中有一个支付宝没有关联淘宝
小腿大骨,骨折一百天,可以性生活吗?对骨折刚有影响吗?
解析安装包出现问题怎么办。
这配置能玩吃鸡吗?
冒险岛黑骑士完美加点
极限方面问题。当x趋近于0时,左右极限都为0,但是左右符号又不相等,就是从不同方向趋紧。那么0这一
为什么我每个月都有那么几天脾气不好?看谁都不顺眼 我是男的