首页
85问答库
>
请问ISE中用verilog语言时，要实现除法和取模运算的话，不能直接综合，那具体要怎么实现呢？
请问ISE中用verilog语言时，要实现除法和取模运算的话，不能直接综合，那具体要怎么实现呢？
不懂什么叫调用除法器的IP核
2024-12-05 15:31:26
推荐回答（2个）
回答1：
ip就是开发商提供的模块,直接拿来用好了
回答2：
new file->IP->除法IP核实现
转化为乘法
使用ROM实现查表
相关问答
verilog 关于余除(取模) '%' 的问题
Verilog如何使用除法？
如何用ISE软件将verilog语言编写的程序转换为电路图？...
在ise环境下使用verilog语言进行fpga开发，在po...
Verilog语言写的一个小程序出错，在ISE软件中，大概实...
Verilog语言问题？Xilinx ISE Design ...
verilog ISE平台下问题
最新问答
梦幻西游造家具图纸和开图纸要多少活力体力
请问汽车的导航仪黑屏了怎么办？
大家说说摆地摊丢人吗
S.H.E都翻唱过那些英文歌曲？
心脏一分钟跳46下严重吗
WOW魔兽世界死亡骑士属性的问题 求解！
有没有名人姓"夏侯"`"诸葛"`欧阳"`"上官"`"尉迟"`"司马"`"端木"`"呼延"`"东方"`"皇甫"`"令狐"`"轩辕"这
凯文·加内特的母亲
易筋经、八段锦、六字诀、五禽戏有什么本质的区别？
七个字的挑音词有哪些
