首页
85问答库
>
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
2024-11-16 09:32:20
推荐回答（1个）
回答1：
时序仿真就是查看时序信息的吗，包括延时时间等。。。
不明白你什么意思？
相关问答
最新问答
急需小学信息技术（浙江摄影出版社）三年级到六年级的教案 哪里有啊?
一级建造师建筑工程实务怎么复习才能考过去？
我即将上九年级了，中考满分为600分，想考录取分数550的，可以吗
试判断图所示电路中是否引入了反馈，是直流反馈还是交流反馈，是正反馈还是负反馈。
华硕K43TK，双显卡切换AMD Radeon HD 6520G + AMD Radeon HD 7670M，4700元是否离谱？
怎么从恭王府到达南锣鼓巷？
50公斤物流多少钱
完美日记哪个产品最受欢迎？
我妈妈今年40岁最近一段时间总爱瞌睡.是怎么回事
三星sm-w2014手机无法使用GSM卡
