verilog hdl 语言开发环境问题

2024-11-27 00:55:38
推荐回答(2个)
回答1:

HDL是硬件描述语言(主要用到的是verilog和VHDL两种),用来对FPGA进行逻辑设计,学习HDL是为了对FPGA进行开发。
FPGA学习包括软件和硬件两个方面,软件方面包括官方软件的使用,如xilinx开发平台ISE,Altera开发平台quartusII等,硬件方面就是FPGA芯片和外围电路;
用verilog对FPGA进行开发是FPGA的开发方式之一,这种方式通常是用verilog描述出需要实现的逻辑,将写好的代码经过软件的综合,下载到FPGA芯片里面去,FPGA在物理上实现设计的功能,从而应用于电路上;
ise和quarusII都能写hdl语言,学习hdl一定要下在板子上,否则纸上谈兵,一块fpga核心板在200以下

回答2:

fpga就相当于你用VC6.0的PC一样,提供一个硬件环境
hdl就是你用的VC了