首页
85问答库
>
quartus2模块与output这样连接为什么错，要怎么连，我想让这4个di信号合并成一个信号
quartus2模块与output这样连接为什么错，要怎么连，我想让这4个di信号合并成一个信号
2024-11-30 01:52:07
推荐回答（1个）
回答1：
如上图所示，模块输出端di[3..0]是四位总线，而连接到的外部输出引脚pin_name则只有一位。这里有
线宽不匹配(Width Mismatch)
的问题。
相关问答
quartus ii中怎么将将2个模块连起来 就是图中那根红...
quartus2 的原理图中元件的粗线与细线连接，应如何设置...
Quartus II 11.0有代码生成的元件，然后把这些元...
verilog 将两个数据合并为一个
quartus II 编译错误的问题
VHDL编译出现如下的问题怎么解决
quartus 用verilog语言如何进行模块化的设计，最...
本人学习quartus2 9.0 遇到个小问题请大神指教一下
最新问答
都说妯娌关系不好处，世界上有真正的妯娌关系很好，用心真心的吗？
为什么我安装dnf老是到一半就停止了并且死机
我家乡的春节习俗作文一百五十字
请问北京2009年的公园年票现在还能办么？
当一段婚姻过成这样，有必要坚持吗
公务员三不限职位一般有哪些单位？
为什么我用天宏一卡通充值4399神将世界成功了但是游戏账户上面没有到账
2017年1月9日住的院能报销农村合作医疗吗？
没有毕业证可以报考教师资格证吗？
在verilog中四输入引脚的与门在仿真时提示无信号源是为什么?
