首页

85问答库 > verilog hdl 基础相关问题

verilog hdl 基础相关问题

2024-12-05 13:00:25

推荐回答（1个）

回答1：

%是取模，就是余数，/是算商数。

signed constant关键在于计算顺序，和2补码。举例说第一个式子应该是
（-（4‘d12））%3.= （-（4’b1100)）%3= 4'b100%3=1
第二个4’sd12=-4，-4‘sd12=-（-4）=4
第三个'sd12=32'd12,不写位数认为是32bit。

相关问答

verilog HDL 的相关问题

verilog HDL 基本问题--- input [2:0...

急救用verilog HDL语言设计一个m序列的生成程序，...

VHDL和Verilog HDL两种语言的具体不同

verilog hdl 语言开发环境问题

有关verilogHDL和quartusII的测试模块问题

Verilog HDL parameter参数问题

Verilog HDL初学者，遇到一个问题，关于模块调用的

最新问答

小麦和玉米的亩产收入是多少？

怎样安装支付宝安全控件?

男孩子取名能用“宸”字吗？

佳能700d，自动对焦锁和曝光锁是一个键吗？对焦锁是怎么用，和单次对焦半按快门移动相机一样吗

英特尔酷睿2 四核 Q8300 这个好不好

鞋带除了蝴蝶结还有哪些绑法?

机油的沸点是多少摄氏度

求快速学会五笔打字的全教程

哆啦a梦新番每集名字2005-2014的

怎样做出好吃的秋葵呢？