Verilog HDL是一种硬件描述语言,FPGA是一种需要硬件描述语言来“编程”的硬件。它们之间的关系就像c语言之于计算机
verilog HDL (hard description language)是硬件描述语言的一种,用于数字电子系统设计,该语言允许设计者进行各种级别的逻辑设计,进行数字逻辑系统的仿真验证、时序分析、逻辑综合。据统计,目前在美国硅谷约有90%以上的ASIC和FPGA已经采用verilog硬件描述语言方法进行设计。
verilog是FPGA的编程语言之一