首页
85问答库
>
quartus ii9.0中用verilog写好程序怎么综合成门级电路？
quartus ii9.0中用verilog写好程序怎么综合成门级电路？
2024-11-29 22:49:32
推荐回答（2个）
回答1：
导出BSF吧好像
回答2：
点 编译
相关问答
什么软件可以把verilog程序综合成门级电路
quartus软件怎么把verilog代码综合成门电路？
Quartus中如何将verilogRTL语句生成门级电路网...
quartus ii 9.0如何把做好的电路封装成一个子模块...
在QUARTUS II9.0如何中使用用Verilog语言生...
quartus ii如何将verilog 代码转换为 元件形...
在QUARTUS II中如何用VERILOG 语言生成元件
quartus ii9.0verilog 程序问题
最新问答
铁为什么会生锈？怎样处理？
无懈可击之高手如林中危笑和叶柔分别是谁演的呀
前台如何接电话
请问一下今年的男兵征兵的要求是什么？
一年级同学追逐打闹老师请家长，家长应该如何跟老师沟通
就业报到证丢了怎么办？
一首女声英文歌 歌词不记得了 哦哦哦哦哦，xxxxxxx爱哦，xxxxxxx爱哦，xxxxxxx爱哦，哦哦哦哦哦
情人关系，我爱他又怕见到他后离不开他了，我该怎么办好
做双眼皮后多久能够化妆啊？
诛仙烈山飞升后的选职业以及入什么阵营？
