首页
85问答库
>
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
2024-11-16 03:33:23
推荐回答（1个）
回答1：
这个很简单啊。
用模3计数器实现：计数器数值小于2（等于0、1）的时候，clk_out = 0；计数值等于2的时候，clk_out = 0。
相关问答
最新问答
51单片机数字时钟故障
中央音乐学院的小军鼓考级有10级么？
c语言中，只能有一个return函数么？
我女朋友说不会轻易对我说我爱你，可是她今天对我说亲爱的，这是什么意思
农行结算业务申请书的章盖哪里
荣耀10 全网通好不好
意大利，瑞士，法国十天自助游怎么玩，求旅行线路
1000和91的最大公因数
怎样简便计算69×55 +67×45？
如何让报纸利润翻几翻？
