你的思维混乱，说的也不准确。准确的说法应该是过程赋值语句和连续赋值语句。换种说法就是非阻塞赋值和阻塞赋值。因此，always和这个没有关系，always模块里可以有过程赋值语句，也可以由连续赋值语句。多说些就是，对组合逻辑赋值的语句就是连续赋值语句，对时序逻辑赋值的语句就是过程赋值语句。
没接触过Verilog。不好意思。还真不知道。
