首页
85问答库
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
最新问答
我有一张中行信用卡，2010年逾期90天，然后停卡，还进钱去，多了6块，一直是预销户。
姥姥瘦到皮包骨头了,像个干尸，看着很心疼，请问还能活多久？
求女朋友生日祝福语（藏头诗，祝吴冬生日快乐)很急的 谢谢
初一初二基本都没听过课.初三想努力还来得及吗?
浙江台州经济情况
XP系统里IE游览器下载的文件保存在哪
怎样才能记英语单词又快又对的方法呢？各位帮帮我！拜托各位了 3Q
买丰田普锐斯值得吗？
魅蓝note5和红米4哪个好性价比高
高中分班考试难不？
