首页
85问答库
>
VHDL检测上升沿后，怎么生成一个能维持2秒的高电平信号呢？
VHDL检测上升沿后，怎么生成一个能维持2秒的高电平信号呢？
2024-12-02 06:33:02
推荐回答（1个）
回答1：
用一个触发器，外边沿触发使之为高，并激活一个2s计数器，待计数器从零积到两秒，就复位先前那个触发器，并复位自己，进入怠工。
相关问答
vhdl 里怎么同时检测两个信号的上升沿？
如何用VHDL语言对信号高电平持续时间长短进行检测
VHDL检测两个上升沿只能得到一次电平脉冲是怎么回事
VHDL上升沿问题
关于VHDL时钟上升沿触发某信号置高电平并延时一段时间的问题
verilog 实现：检测到输出上升沿信号后，输出高电平，且...
VHDL程序求解？
最新问答
VHDL检测上升沿后，怎么生成一个能维持2秒的高电平信号呢？
开车去大同南站口需交费吗？
电信3g升4g可以不换套餐吗
一级建造师考试怎么复习最有效
数据库中Schema和Database有什么区别
满大街都是耐克的空军一号和DUNK怎么办? 所以我只有买阿迪或者三叶草的贝壳头了.
少年特种兵全集在线阅读
请问大师甲子年，阳历12月13日子时出生的女孩命运如何？ 五行中属什么命？克什么？被什么克？ 命中缺什么
各位高手帮我看看这配置咋样，组装电脑，能组装不，价钱有点超，帮看看有可替换的没，但要保证质量
有一部日本的高达的动画片 高达在里面大都可以变形为飞机
