那是因为你之前肯定学了C语言之类的软件设计语言，具体的电路如何联系起来？
首先，思想转变，逻辑语句都是并行的触发的，是由寄存器和门电路组成的
你需要先熟悉各个基本的逻辑单元的构成，比如：D触发器，基本的门电路，比如：或门，与门，等；尝试用基本的门电路来搭建电路，照着你搭建的电路来用veriloghdl语言来描述出来；
同理，当你对这些基本门电路都比较了解了，你可以根据verilog代码来手动绘出电路，
如此，你就不会带队电路感到陌生了。。。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024