首页
85问答库
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
verilog 编译错误求大神指导
verilog程序出错 求大神们指导啊
verilog中的random怎么用 编译一直通不过 求大神...
Verilog分频电路用modelsim编译通过，但是仿真通...
求大牛指导verilog程序错误啊！急。感激涕零，题目和程序...
Verilog程序怎么报了quartus2的内部错误，怎么修...
最新问答
verilog编译出错，求指导！
鱼干被猫吃过了经过开水烫过,经过高温油炸过还有毒吗？
邮编230041什么意思
我姓文，老公姓刘，男孩起什么名字好，
2011年度考核个人总结,年终总结开头和结尾怎么写？
考军医大学
按揭买房银行能给个人最大贷款额度是多少？
征途里，怎么能把我的枣红马变成别的马
空腹血糖8怀孕可以吗
请朋友们看看这是什么木，沉水，油大，微香，
