首页
85问答库
>
verilog 新手 以下几句在编译时候老出错
verilog 新手 以下几句在编译时候老出错
2024-12-02 12:44:38
推荐回答（1个）
回答1：
always@(a or b or d)不要写成always@(a,b,d)。还有在always里面赋值改成aa<=a;不要用=
相关问答
Verilog HDL语言在Q2上编译的一个错误，有没有高手...
求解这段verilog语句中的编译错误
Verilog编译出错
verilog编译出错，求指导！
我编了一段verilog的程序代码和测试代码，但每次仿真时总...
关于Verilog hdl 中循环语句forever编译错误...
Verilog语句编译处理以什么开始，以什么结束
最新问答
这种效果的图片能用美图秀秀做出来么？怎么做？
请问这个发型怎么烫？？？要怎么和理发师说啊？ 我要详细点的...
无动力三角翼有危险吗
用vb做个简单的小程序
联想2G的U盘内存突然变成0，怎么回事？
想知道: 吕梁市 从山西医科大学汾阳学院到汾阳汽车站怎么坐公交？打车多钱？
国内比较知名软装品牌有哪些？
日记写两篇 每篇写二百多个字。
北京有哪些迪厅
看到世纪佳缘高端猎婚里面有情感分析和测试，还有情感指导什么的。是不是相亲双方都会有？
