关于FPGA的,用verilog hdl 编写程序

2024-12-05 17:02:47
推荐回答(2个)
回答1:

你什么意思啊?
说清楚再问。A脚是使能脚吗?
input pin[0:7]; \\A.B....
output switch[1:7];
always@ (pin)
if (pin[0])
switch <= pin[1:7]; //switch 是开关信号,读取1-7这7个管脚的
else
switch <= 'b0;

回答2:

A脚是八只脚之一吗?还是另外的脚?
我怕觉得表述的不是很清楚啊,最好有个示意图