首页
85问答库
>
verilog 新手 以下几句在编译时候老出错
verilog 新手 以下几句在编译时候老出错
2024-12-02 12:44:38
推荐回答（1个）
回答1：
always@(a or b or d)不要写成always@(a,b,d)。还有在always里面赋值改成aa<=a;不要用=
相关问答
Verilog HDL语言在Q2上编译的一个错误，有没有高手...
求解这段verilog语句中的编译错误
Verilog编译出错
verilog编译出错，求指导！
我编了一段verilog的程序代码和测试代码，但每次仿真时总...
关于Verilog hdl 中循环语句forever编译错误...
Verilog语句编译处理以什么开始，以什么结束
最新问答
谁知道北京市社区中心对外来务工人员的免费培训在哪里报名?
哪位高手告我下下，电容0.001uf跟1uf之间的区别，且在实际使用时如何区分使用什么大小的电容？标准是什么
寻一款安卓飞行游戏，记得当时还是英文的，游戏名字也是，是一串英文后边有个“II”应该是第二代的意思
下列分数中，能化成有限小数的是（ ）A．912B．712C．415D．52
Windows 上什么邮件客户端好用
想请问：如果喜欢旅行社的工作，但是又没有导游证，可不可以做计调工作啊
最近网上很流行的一首歌有一句好像是滴答滴答滴滴答。旋律很优美的。很安静的，叫什么歌？
There is some fish in the river.There are much fish in the river.上面两句哪句是正确的呀？
求作文，《曾经》为题目的作文 700字左右。 事情尽量大众化，谢谢
非法占地和违章建筑依法整治适用那些法律?
