首页
85问答库
>
verilog hdl 问题
verilog hdl 问题
2024-12-05 20:00:16
推荐回答（2个）
回答1：
这里and是内置门原语，相当于一个模块，c、d是输入，o2是输出，等价于assign o2=c&&d
回答2：
c与D进行逻辑与，结果送给o2
相关问答
verilog HDL问题
Verilog HDL问题
Verilog HDL综合时出现的问题
verilog HDL 的相关问题
Verilog HDL的有关问题
verilog hdl 语言开发环境问题
Verilog HDL程序问题：
最新问答
verilog hdl 问题
生物医学类的哪个方向的研究不毒?不危险?
取钱之后忘了取卡被别人取走4800元，公安局说不能立案，是怎么回事，公安机关不可能不管吧
急急急！我要教师节手抄报最好的内容，要短的。
坐月子快结束了哺乳期能蛋黄莲蓉吃月饼吗
我家的插座电源经常跳闸的原因是什么？客厅插座经常自动跳闸是什么原因
七月流火，九月受衣，指的是什么
孩子初中了，家长应该如何引导？
情人欠钱不还怎么办
单片机的P2引脚接8个LED灯，每个LED灯正极都串联个上拉电阻再接5V电源了，为什么高低电平都能点亮8个LED
